3@KSTI'2022/23 Generator pakietów IP o zadanych parametrach
typ projektu: klasyczny
edycja: 2022/23
opiekun:
mgr inż. Jacek Litka (KSTI)
liczba studentów w projekcie 3 - 3
kierownik: Tomasz Tessmer
Celem projektu jest implementacja generatora pakietów IP na programowalnym układzie elektronicznym FPGA. Układ ma generować strumień o parametrach zadanych przez użytkownika. Modyfikacje tych parametrów mają odbywać się za pomocą aplikacji komputerowej, która łączy się z płytką i ją przeprogramowuje lub za pomocą przycisków i przełączników dostępnych na urządzeniu. Wśród modyfikowalnych parametrów strumienia powinny znaleźć się wartości w polach nagłówka pakietu, a także rozmiar pakietu i liczba pakietów generowanych na sekundę. Przy opracowaniu projektu dostępna jest pomoc mentorska ze strony pracownika firmy Intel. Poza konsultacją Intel dostarcza wymagane układy programowalne oraz przeprowadza szkolenia z techniki cyfrowej i języka programowania układów FPGA Verilog.
Zadania:
- Analiza problemu i przygotowanie koncepcji rozwiązania.
- Udział w szkoleniu z FPGA i języka Verilog przeprowadzonym z mentorami z firmy Intel.
- Implementacja generatora pakietów IP w układzie FPGA.
- Implementacja zewnętrznej komputerowej aplikacji modyfikującej generowany strumień FPGA w wybranym przez zespół języku programowania.
- Testy rozwiązania.
Konsultacje: Część teoretyczna z opiekunem, część praktyczna z mentorami z firmy Intel: mgr inż. Bartosz Matwiejczyk i inż. Maciej Barzowski z grupy Intel Software and Advanced Technology Group (SATG).
Liczba osób w zespole: 3 osoby
Uwagi:
Tematy Katedry KSTI związane z FPGA należą do inicjatywy „Intel FPGA”. W jej ramach zostaną uruchomione maksymalnie 4 projekty.