4@KSTI'2022/23 Modyfikowanie pola TOS w pakiecie IP
typ projektu: klasyczny
edycja: 2022/23
opiekun:
mgr inż. Jacek Litka (KSTI)
liczba studentów w projekcie 3 - 3
kierownik: -
Celem projektu jest implementacja cechowania pakietów z strumienia IP na programowalnym układzie elektronicznym FPGA. Układ ma odbierać pakiety ze strumienia, modyfikować znajdujące się w ich nagłówku pole TOS, poprzez wpisanie tam zadanej wartości oraz wysyłać zmodyfikowane pakiety dalej. Ustawienie wymaganej wartości pola TOS mają odbywać się za pomocą aplikacji komputerowej, która łączy się z płytką i ją przeprogramowuje lub za pomocą przycisków i przełączników dostępnych na urządzeniu, lub poprzez implementację odpowiedniej logiki warunkowej w układzie. Wartości dla pola TOS muszą być zgodne z wartościami ustalonymi dla architektury DiffServ. Przy opracowaniu projektu dostępna jest pomoc mentorska ze strony pracownika firmy Intel. Poza konsultacją Intel dostarcza wymagane układy programowalne oraz przeprowadza szkolenia z techniki cyfrowej i języka programowania układów FPGA Verilog.
Zadania:
- Analiza problemu i przygotowanie koncepcji rozwiązania.
- Udział w szkoleniu z FPGA i języka Verilog przeprowadzonym z mentorami z firmy Intel.
- Implementacja odbierania, modyfikowania i ponownego wysyłania pakietów ze strumienia IP w układzie FPGA.
- Implementacja zewnętrznej komputerowej aplikacji modyfikującej wartość pola TOS wpisywaną w nagłówek pakietu odebranego przez układ FPGA w wybranym przez zespół języku programowania.
- Testy rozwiązania.
Konsultacje: Część teoretyczna z opiekunem, część praktyczna z mentorami z firmy Intel: mgr inż. Bartosz Matwiejczyk i inż. Maciej Barzowski z grupy Intel Software and Advanced Technology Group (SATG).
Liczba osób w zespole: 3 osoby
Uwagi:
Tematy Katedry KSTI związane z FPGA należą do inicjatywy „Intel FPGA”. W jej ramach zostaną uruchomione maksymalnie 4 projekty.
Plakat
| Semestr 1 : Brak plakatu |
| Semestr 2 : Brak plakatu |